Dedicated architecture proposals and solutions Sourcing power to VBUS 전력 공급 소스 역할을 하는 SRC 포트 및 DRP는 VBUS 라인에 전원을 공급합니다. 일반적으로 사용되는 전력 스테이지에는 DC/DC 컨버터, AC/DC 컨버터 및 SMPS가 포함되며 배터리가 있거나 없습니다. 전원 스위치는 출력(VOUT)을 VBUS 라인에 연결합니다. 범용 STM32 ADC, DAC, GPIO 및 I2C 주변 장치를 사용하면 다음 그림과 같이 유연하고 확장 가능한 전력 스테이지 제어가 가능합니다. 그림 34. Sourcing power to VBUS Signal description • ADC: VBUS 전압 및 전류 측정 • GPIO: 전원 스위치 제어..
Type-C with Power Delivery using a general-purpose peripheral Hardware overview 그림 30. Hardware view for Type-C Power Delivery with a general-purpose peripheral 범용 주변 장치를 사용하는 TCPM/TCPC 인터페이스는 USB 전원 공급을 처리하는 편리한 방법입니다. 통신 버스를 사용하는 STM32 MCU 및 STM32 MPU는 모든 TCPM/TCPC 컴패니언 칩을 처리할 수 있습니다. 일반적으로 I2C, SPI 또는 GPIO는 통신 메시지 및 예외를 처리하는 데 사용됩니다. 역자주) TCPM/TCPC 장치는 USB PD 기능이 없는 MCU에서 USB PD를 구현하는데 사용될 수 ..
Type-C with Power Delivery using integrated UCPD peripheral Software overview STMicroelectronics는 USB.org 사양을 기반으로 독점 USB-PD 스택을 제공합니다. 스택 아키텍처 개요는 아래와 같습니다. 그림 13. USB-PD stack architecture STMicroelectronics에서 두 부분(USBPD 코어 스택 및 USBPD 장치)을 완전히 관리하므로 사용자는 다른 두 부분에만 개발 노력을 집중하면 됩니다. • 사용자 응용 프로그램 부분: USB organization 사양 내에서 '장치 정책 관리자(Device Policy Manager'라고 합니다. ST는 애플리케이션 요구 사항에 따라 완성될 애플리케이션..
Type-C with no Power Delivery STM32 USB2.0-only device conversion for USB Type-C platforms USB2.0 레거시 장치는 CC 라인과 접지 사이의 Rd 풀다운 저항을 통해 UFP로 표시되어야 합니다. 여기서는 최대 레거시 USB 2.0 장치 전류가 필요하므로 CC 라인을 모니터링할 필요가 없다고 가정합니다. 플러그는 뒤집을 수 있으므로 STM32 장치로 라우팅하기 전에 두 개의 DP/DN 쌍을 콘센트에 최대한 가깝게 서로 연결해야 합니다. 그림 10. Legacy device using USB Type-C receptacle STM32 USB2.0 host conversion for USB Type-C platforms 이 사용..
안녕하세요. 이번 포스팅에서는 USB Type-C Power Delivery 어플리케이션을 번역해 STM32에서 어떻게 USB PD를 구현할 수 있는지 알아보도록 하겠습니다. 개요 이 애플리케이션 노트(AN5225) 는 전원 싱크용 TCPP01-M12, 전원 소스용 TCPP02-M18, Dual-Role Power 보호 회로용 TCPP03-M20과 함께 STM32 MCU 및 MPU와 함께 USB Type-C® Power Delivery를 사용하기 위한 어플리케이션 노트입니다. 두 가지 새로운 USB Type-C® 및 USB Power Delivery 표준의 일부 기본 개념도 소개됩니다. USB Type-C® 기술은 필요한 모든 데이터를 전달하는 단일 플랫폼 커넥터를 제공합니다. 새로운 이 양방향 ..
STM32에서는 아래와 같은 VDD-VDDA 의 구성을 가지고 있습니다. STM32G 시리즈 Power scheme VDD와 VDDA는 완전하게 독립적으로 분리할 수 있습니다. 하지만 회로적으로 Digital 전원과 Analog 전원을 따로 분리하지 않는 경우가 더 많습니다. VDD는 디지털 회로에 들어가는 전원으로 디지털의 특성상 작은 ripple은 허용이 되는 편입니다. 하지만 ADC의 기준이 되는 VREF+는 작은 ripple이라도 ADC에 큰 오차를 만들 수 있습니다. 따라서 회로적으로 VREF+가 흔들리지 않도록 권장하는 Decoupling Capacitor 및 노이즈 원인으로 부터 떨어 뜨려야 합니다. 흔히 VDD - VDDA - VREF+ 를 같이 연결하여 사용하는데 디지털 전원인 VDD..
오실로스코프를 사용하여 사양에 대한 벅 컨버터의 성능을 확인할 수 있습니다. 그림 20. PWM 파형 D0 및 D1 트레이스는 벅 컨버터가 일정한 100mA 부하로 작동할 때 하이 사이드(1차) 및 로우 사이드(2차) 스위치에 대한 PWM 출력을 보여줍니다. PWM 주기는 200kHz 스위칭 주파수에 해당하는 5µs입니다. 출력 전압은 채널 1 트레이스에서 볼 수 있듯이 목표와 일치하는 3.3V입니다. 그림 20 그림 21 CPU 부하에서 D0 트레이스는 CPU가 유휴 상태인 동안, 즉 while(1) 루프를 실행하는 동안 토글되는 디지털 IO 핀(GPO2)입니다. CPU가 FMAC 인터럽트 핸들러를 실행할 때 GPO는 토글을 멈춥니다. CPU가 PWM 주기 시작 후 460ns에 FMAC 인터..
Configuring the FMAC FMAC 레지스터에 액세스하기 전에 FMAC 클록을 활성화해야 합니다. __HAL_RCC_FMAC_CLK_ENABLE(); A 및 B 계수를 위해 시스템 메모리 영역을 할당해야 합니다. /* Array of filter coefficients A (feedback taps) in Q1.15 format */ static int16_t aFilterCoeffA[COEFF_VECTOR_A_SIZE] = {A1,A2,A3}; /* Array of filter coefficients B (feed-forward taps) in Q1.15 format */ static int16_t aFilterCoeffB[COEFF_VECTOR_B_SIZE] = {-B0,-B1,-B2,-B..